當(dāng)前位置：首頁>硬件問題 > 內(nèi)存工作原理

內(nèi)存工作原理

來源：番茄系統(tǒng)家園瀏覽：時(shí)間：2022-10-20 08:58:55

1.內(nèi)存尋址
首先，內(nèi)存從CPU獲得查找某個(gè)數(shù)據(jù)的指令，然后再找出存取資料的位置時(shí)（這個(gè)動(dòng)作稱為“尋址”），它先定出橫坐標(biāo)（也就是“列地址”）再定出縱坐標(biāo)（也就是“行地址”），這就好像在地圖上畫個(gè)十字標(biāo)記一樣，非常準(zhǔn)確地定出這個(gè)地方。對于電腦系統(tǒng)而言，找出這個(gè)地方時(shí)還必須確定是否位置正確，因此電腦還必須判讀該地址的信號，橫坐標(biāo)有橫坐標(biāo)的信號（也就是RAS信號，Row Address Strobe）縱坐標(biāo)有縱坐標(biāo)的信號（也就是CAS信號，Column Address Strobe），最后再進(jìn)行讀或?qū)懙膭?dòng)作。因此，內(nèi)存在讀寫時(shí)至少必須有五個(gè)步驟：分別是畫個(gè)十字（內(nèi)有定地址兩個(gè)操作以及判讀地址兩個(gè)信號，共四個(gè)操作）以及或讀或?qū)懙牟僮?，才能完成?nèi)存的存取操作。

2.內(nèi)存?zhèn)鬏?br>為了儲(chǔ)存資料，或者是從內(nèi)存內(nèi)部讀取資料，CPU都會(huì)為這些讀取或?qū)懭氲馁Y料編上地址（也就是我們所說的十字尋址方式），這個(gè)時(shí)候，CPU會(huì)通過地址總線（Address Bus）將地址送到內(nèi)存，然后數(shù)據(jù)總線（Data Bus）就會(huì)把對應(yīng)的正確數(shù)據(jù)送往微處理器，傳回去給CPU使用。

3.存取時(shí)間
所謂存取時(shí)間，指的是CPU讀或?qū)憙?nèi)存內(nèi)資料的過程時(shí)間，也稱為總線循環(huán)（bus cycle）。以讀取為例，從CPU發(fā)出指令給內(nèi)存時(shí)，便會(huì)要求內(nèi)存取用特定地址的特定資料，內(nèi)存響應(yīng)CPU后便會(huì)將CPU所需要的資料送給CPU，一直到CPU收到數(shù)據(jù)為止，便成為一個(gè)讀取的流程。因此，這整個(gè)過程簡單地說便是CPU給出讀取指令，內(nèi)存回復(fù)指令，并丟出資料給CPU的過程。我們常說的6ns（納秒，秒－9）就是指上述的過程所花費(fèi)的時(shí)間，而ns便是計(jì)算運(yùn)算過程的時(shí)間單位。我們平時(shí)習(xí)慣用存取時(shí)間的倒數(shù)來表示速度，比如6ns的內(nèi)存實(shí)際頻率為1／6ns＝166MHz（如果是DDR就標(biāo)DDR333，DDR2就標(biāo)DDR2 667）。 //本文來自www.jb51.net

4.內(nèi)存延遲
內(nèi)存的延遲時(shí)間(也就是所謂的潛伏期，從FSB到DRAM)等于下列時(shí)間的綜合：FSB同主板芯片組之間的延遲時(shí)間(±1個(gè)時(shí)鐘周期)，芯片組同DRAM之間的延遲時(shí)間(±1個(gè)時(shí)鐘周期)，RAS到CAS延遲時(shí)間：RAS(2-3個(gè)時(shí)鐘周期,用于決定正確的行地址)，CAS延遲時(shí)間 (2-3時(shí)鐘周期,用于決定正確的列地址)，另外還需要1個(gè)時(shí)鐘周期來傳送數(shù)據(jù)，數(shù)據(jù)從DRAM輸出緩存通過芯片組到CPU的延遲時(shí)間(±2個(gè)時(shí)鐘周期)。一般的說明內(nèi)存延遲涉及四個(gè)參數(shù)CAS（Column Address Strobe 行地址控制器）延遲，RAS（Row Address Strobe列地址控制器）－to－CAS延遲，RAS Precharge（RAS預(yù)沖電壓）延遲，Act-to-Precharge（相對于時(shí)鐘下沿的數(shù)據(jù)讀取時(shí)間）延遲。其中CAS延遲比較重要，它反映了內(nèi)存從接受指令到完成傳輸結(jié)果的過程中的延遲。大家平時(shí)見到的數(shù)據(jù)3—3—3—6中，第一參數(shù)就是CAS延遲（CL＝3）。當(dāng)然，延遲越小速度越快。

標(biāo)簽：